Soutenance de thèse de Mr Kaya Can AKYEL

La minituarisation des transistors vers ses ultimes limites physiques a exacerbé les effets négatifs qui sont liées à la granularité de la matière. Plusieurs nouvelles sources de variabilités affectent les transistors qui, bien qu'identiquement dessinés, montrent des caractéristiques électriques qui sont variables entre eux et entre différents moments de leur utilisation. Les circuits de mémoire SRAM , qui sont conçues avec des règles de dessin parmi le plus agressives et coniennent un nombre de transistors très élevé, sont menacés en particulier par ce phénomène de variabilité qui représente le plus grand obstacle non seulement pour la réduction de la surface d'un point mémoire SRAM, mais aussi pour la réduction de son tension d'alimentation . L'optimisation des circuits SRAM est devenue une tache cruciale afin de répondreà la fois aux demandes d'augmentation de densité et de la réduction de la consommation, donc uen méthodologie statistique permettant de modéliser en amont l'impact dela variabilitéà travers des simulations SPICE est devenue un besoin obligatoire. Les travaux de recherches présentés se concentrent sur le développement des nouvelles méthodologies pour la simulation des points mémoire sous l'impact de la vaiabilité, dans le but d'accomplir uen modélisation précise de la tension d'alimentation minimale d'un SRAM  quelque soit les conditions d'opérations; La variabilité dynamique liée au bruit RTS qui cause le changement des caractéristiques élecrique des transistors au cours de leurs opérations est également étudiée avec un effor particulier de modélisation.
Ce travail a donné lieu à de nombreuses publications internationales et à un brevet. Aujourd'hui, cette méthodologie est retenue par STMicrolectronics et est utilisé dans la phase d'optimisation des plans mémoires SRAM.

Mots clés :
SRAM,Variabilité, RTS, Modélisation statistique

Membres du jury :
M. Gérard GUIBAUDO, CNRS : Directeur de thèse
M. Jean-Michel PORTAL , Université Aix Marseille: Rapporteur
M. Amara AMARA, ISEP Paris Philippe BENECH : Rapporteur
M. Ian O'CONNOR , Ecole Centrale de Lyon : Examinateur
M. Lorenzo CIAMPOLINI, STMicroelectronics : Examinateur