Soutenance de thèse de Blend MOHAMAD

Les technologies de films minces sur isolant apparaissent comme des solutions fiables pour la nano électronique Nano. Elles permettent de dépasser les limites des technologies sur substrat silicium massif, en autorisant de faibles tensions d’utilisation et un gain en énergie significatif. En effet, les transistors à semi-conducteurs à grille métallique (MOSFET) avec un substrat totalement déplété (FDSOI) conduisent à des courants de fuites faible et améliorent la  variabilité ce qui permet de diminuer les tensions d'alimentation en particulier pour les applications SRAM. A partir du nœud 14 nm, les transistors peuvent intègrer un canal SiGe P, le diélectrique high-k et la grille métallique. Tous ces nouveaux modules de procédés technologiques rendent l'analyse électrique des transistors MOS ainsi que sa corrélation avec la technologie plus complquées. Ce travail de thèse propose plusieurs nouvelles méthodologies d'extraction automatique et statistique de paramètres pour les  empilements MOS FDSOI avancées. Ces méthodologies sont toutes basées sur des mesures de capacité par rapport à la tension (C-V) rendant compte du couplage capacitif entre grille métallique, canal et substrat face arrière. Avec de telles caractéristiques C-V, des méthodologies fiables sont proposées pour l’épaisseur d'oxyde de grille équivalente (EOT), le travail effectif de la grille métallique FDSOI (WFeff), ainsi que d’autres paramètres comme  les épaisseurs du canal et de l’oxyde enterré ainsi que l'affinité électronique efficace (Xeff) du substrat face arrière qui inclut les différents effets électrostatique sà l’œuvre dans l’oxyd eenterré et à ses interfaces. Ces différentes méthodologies ont été validées par des simulations quantiques. La force de l'analyse expérimentale a été de contrôler la cohérence des extractions obtenues sur tout un ensemble de transistors MOS obtenus à partir de variation sur les différentes briques de base et de contrôler la cohérence des  paramètres extraits.