Soutenance de thèse de Walid AOUIMEUR

Les applications microélectroniques telles que les communications sans fil ou les radars nécessitent des traitements d’information avec des débits ou des résolutions de plus en plus élevés. Cela implique de travailler à des fréquences millimétriques voir sub-millimétriques. Grâce aux progrès des technologies silicium, des circuits intégrés travaillant dans les gammes de fréquences millimétriques émergent mais souffrent d'un manque de solution de caractérisation complète.
Par exemple, il n’existe à ce jour aucun analyseur vectoriel de réseaux commercial qui soit capable de mesurer les paramètres S dans la bande G (140-220 GHz) en 4 ports. La caractérisation classique des circuits millimétriques en n ports (avec n>2) consiste alors à utiliser un analyseur vectoriel de réseaux 2 ports et à adapter les autres ports non utilisés à 50Ω. Par permutation circulaire, on arrive ainsi à extraire la matrice S d’un dispositif à n ports (avec n>2). Ce protocole de mesure est très long et délicat à mettre en place car il nécessite d’une part un investissement en appareil de mesure très couteux aux fréquences millimétriques et d’autre part de mettre en oeuvre des méthodes de calibrage et de de-embedding précises et dédiées. Le travail développé dans le cadre de cette thèse a visé à intégrer dans la puce, des systèmes de caractérisation petits signaux (paramètres S) au plus près du Dispositif Sous Test (DST). Le fait d’être au plus près du DST permet de réduire les pertes d’insertion, de réduire l’amplitude des vecteurs d’erreurs et donc les erreurs résiduelles après calibrage. Par ailleurs, il est possible de mieux contrôler la puissance du signal envoyé et de considérer des méthodes de calibrage utilisant des charges intégrées, ce qui permet de réduire le temps de traitement et le cout. La technologie utilisée est la technologie SiGe BiCMOS 55nm développée par la société STMicroelectronics, technologie particulièrement adaptée aux circuits en bande millimétrique.
 La solution développée dans cette thèse consiste à connecter le wafer avec des pointes de mesure qui amènent un signal hyperfréquence balayant le spectre 35-55 GHz. Une fois dans la puce, ce signal hyperfréquence est quadruplé en fréquence et amplifié afin d’atteindre des niveaux de puissance suffisant (bon rapport Signal/bruit) dans la bande G aux bornes du DST. Les paramètres de réflexion (S11 et S22) sont ensuite extraits grâce à deux coupleurs très directifs, placés sur l’entrée et la sortie du DST respectivement. Les sorties du coupleur sont ensuite ramenées en basse fréquence (0.5GHz < IF < 2.4 GHz) par l’intermédiaire de mélangeurs de fréquence. L’approche choisie est argumentée en se basant sur une étude des systèmes de mesures existant présentée dans la première partie de ce manuscrit. Puis la conception et la caractérisation de chacun des blocs composant le système sont détaillées : le quadrupleur de fréquence en bande G (constitué d’un doubleur de fréquence en
bande W cascadé avec un doubleur de fréquence en bande G), le transfert switch en bande G permettant de commuter entre l’entrée et la sortie du DST, le coupleur directif à ondes lentes, les mélangeurs permettant de ramener les mesures en basse
fréquence, etc…. Une fois tous les différents blocs présentés, le manuscrit aborde les deux systèmes de mesure conçus. Un premier système un port a été développé pour valider cette approche. Le second système conçu permet de mesurer un DST à
deux ports (HBT). Ce second système conserve l’architecture hétérodyne du premier, intégrant en plus un transfert switch en bande G qui dirige le signal incident vers l’un des deux ports du DST.