Cet axe de recherche jouit d’une réputation internationale reconnue depuis plus de trente ans en matière de conception et de caractérisation des dispositifs à semiconducteurs. Il a été notamment pionnier dans l’étude et la promotion des technologies CMOS sur SOI. Notre mission générique consiste à explorer et étendre les frontières de la micro et nanoélectronique CMOS. Sur la base des technologies silicium, nous étudions les matériaux alternatifs au silicium bulk (SOI, GeOI, Si contraint, SiC, III-V, GaN, etc) ainsi que les nouvelles architectures de transistors MOS et de mémoires associées. L’objectif permanent de l’axe est la compréhension des mécanismes physiques en vue de leur utilisation pour le développement des technologies, des dispositifs et de leurs applications.
Notre expertise en caractérisation du transport et des interfaces diélectriques est fortement sollicitée pour évaluer le potentiel des matériaux alternatifs (pour le canal, la grille et les isolants enterrés), de l'ingénierie de la contrainte dans le canal et des architectures de transistor à grilles multiples. Le développement permanent des techniques de caractérisation et des méthodologies d’extraction, des modèles physiques et des outils de simulation nous permet de maintenir cette expertise au meilleur niveau mondial. Les filières alternatives au silicium (SiC, GaN, substrats organiques, etc) constituent également des sujets importants qui, de plus, démontrent notre volonté d’ouverture tout en utilisant à bon escient notre expertise en physique des dispositifs à semiconducteurs.
Nos activités de recherche se déroulent notamment dans le contexte du Labex MINOS sur Minatec et en lien étroit avec nos partenaires locaux (FMNT, CEA, ST, SOITEC, …) et internationaux (réseaux et projets européens, accords bilatéraux…). Elles sont par ailleurs largement soutenues par des projets Européens et nationaux.
Plateforme 300 mm semi-automatique.